最新消息
最新消息| 使用參數約束進行PCB打樣設計 | 2022-11-07 |
| 文章来源：由「百度新聞」平台非商業用途取用"http://www.diodelaser.com.cn/htm/3dprint/3dnews/44158.html" 如今pcb設計考慮的因素越來越復雜，如時鐘、串擾、阻抗、檢測、制造工藝等等，這經常使得設計人員要重復進行大量的布局布線、驗證以及維護等工作。參數約束編輯器能將這些參數編到公式中，協助設計人員在設計和生產過程中更好地處理這些有時甚至還會互相對立的參數。 近年來對pcb布局布線的要求越來越復雜，集成電路中晶體管數量還在按摩爾定律預計的速度不斷上升，從而使得器件速度更快且每個脈沖沿上升時間縮短，同時管腳數也越來越多——常常要到500～2,000個管腳。所有這一切都會在設計pcb時帶來密度、時鐘以及串擾等方面的問題。 幾年前，大部分pcb上只有不多的幾個“關鍵性”節點(net)，通常是指在阻抗、長度及間隙等方面受到一些約束，pcb設計人員一般先對這些走線進行手工布線，然后再用軟件對整個電路作大規模自動布線。如今的pcb上常常會有5,000個甚至更多的節點，而其中50%以上都屬于關鍵性節點。由于面臨著上市時間的壓力，此時采用手工布線已不可能。此外，不僅僅關鍵性節點的數量有所增加，每個節點的約束條件也在增加。 這些約束條件主要是由于參數相關性以及設計要求越來越復雜而產生的，例如兩條走線的間隔可能取決于一個和節點電壓及線路板材料都有關的函數，數字IC上升時間減小對高時鐘速度和低時鐘速度的設計都會產生影響，由于脈沖產生更快而使建立及保持時間更短，另外互連延時作為高速電路設計總延時的重要部分對低速設計也同樣非常重要等等。 如果電路板能設計得更大一點，上面有些問題就比較容易解決，但現在的發展趨勢卻正好相反。由于在互連延時及高密度封裝上的要求，電路板正在不斷變小，從而出現了高密度電路設計，同時還必須遵循小型化設計規則。上升時間減小再加上這些小型化設計規則，使串擾噪聲問題變得越來越突出，而球柵格陣列和其它高密度封裝本身也會加重串擾、開關噪聲及地線反彈等問題。 固定約束存在的限制 對付這些問題的傳統做法是憑經驗、缺省值、數表或計算方法將電氣和工藝要求轉化為固定的約束參數。例如工程師設計電路時也許先確定一個額定阻抗，然后根據最后的工藝要求“估算”出一個能達到所需阻抗的額定線寬，或者利用計算表格或算術程序對干擾進行測試，再求出長度約束條件。 這種方法通常需要設計出一整套經驗數據作為pcb設計人員的基本指導原則，以便在用自動布局布線工具進行設計時能夠利用這些數據。該方法的問題在于經驗數據只是一個一般性原則，大部分情況下它們都是正確的，但有些時候卻不起作用或導致錯誤的結果。 我們以上面確定阻抗的例子來看看這種方法可能造成的誤差。和阻抗有關的因素包括電路板材料的電介質特性、銅箔高度、各層到地電源層間的距離及線寬，由于前三個參數一般由生產工藝決定，所以設計師通常是靠線寬來控制阻抗。由于每一線路層到地或電源層的距離各不相同，因此對每一層都用同一個經驗數據顯然是錯誤的。此外在開發過程中采用的生產工藝或電路板特性可能隨時會改變，所以問題還會更加復雜。 大多數時候這些問題會在樣機制作階段暴露出來，一般是找出問題后通過對線路板修補或重新進行板子設計來解決。這樣做成本比較高，并且修補經常還會帶來額外的問題而需要作進一步調試，最后由于延誤上市時間而造成收入上的損失更是遠遠高于調試成本。幾乎每家電子生產商都面臨著這樣的問題，最終都歸結到傳統的pcb設計軟件無法跟上當前對電氣性能要求的實際情況，在這一點上它不像機械設計的經驗數據那么簡單。 解決方案：參數化約束 目前設計軟件供應商們試圖通過在約束條件上增加參數的辦法來解決這個問題。這種方法最先進的地方在于能夠詳細說明完全反映各種內部電氣特性的機械指標，只要將其加入到pcb設計中，設計軟件就可利用這些信息對自動布局布線工具進行控制。 當后續生產工藝改變時也不需要重新作設計，設計人員只需簡單地更新工藝特性參數，即可自動改變相關約束條件。設計人員然后可以運行DRC(設計規則檢查)確定新工藝是否還違反了其它設計規則，并找出應該對設計的哪些方面進行更改才能糾正所有錯誤。【光粒網綜合報道】(責任編輯:weixiang) 關鍵字標籤：專業SMT加工 |
|
 |
|
